華碩制造的 Expedition Nvidia GT1050Ti 顯卡是在非常相似的板上組裝的稍微更堅固的 Strix 系列適配器的精簡版。
有時，這些視頻卡（與許多其他視頻卡一樣）由于逐步提供工作電壓（電源序列）的機制功能出現(xiàn)故障而停止工作。
本文討論了 Expedition 修改版 ASUS GeForce GT1050Ti 顯卡電路的一些特性，這些特性負責 PEX 電壓的形成。
以便在必要時刷新/獲得修復(fù)此類卡所需的適當知識。
華碩 GeForce GT1050Ti Expedition/Strix 顯卡的 PEX 電壓是如何形成的？
在華碩 GTX1050Ti-O4G Expedition 顯卡上，PEX 電壓是在提供 +3.3 和 12 V 電壓后出現(xiàn)的，由此依次形成 5、1.8 和
NVVDD（GPU 電源）的電壓。PEX電壓的存在是開啟形成FBVDDQ內(nèi)存電源電壓的級聯(lián)的必要條件，之后顯卡開始正常工作。
ASUS GT1050Ti O4G-Ex 顯卡上的 PEX 電壓由 +12 V 電壓形成，該電壓來自 NB671LBGQ-Z 降壓轉(zhuǎn)換器（PU26 元件）
的引腳 1，通過引腳 8.9、15.16 (P_PEX_VDD_PHASE) 到 PL3 電感
NB671轉(zhuǎn)換器的位置和PEX電壓所到達的觸點：
NB671降壓轉(zhuǎn)換器的開關(guān)方案和引腳分配：
NB671 在引腳 13 - PS_PWR_EN_SEQ 上有一個使能信號 (EN) 時啟動，該信號由 TC7SZ08FU（SSOP5 封裝中的一個兩輸入 AND 邏輯元件）生成。
STRIX-GTX1050TI-O4G-GAMING 顯卡板視圖上的TC7SZ08FU（元素U3）：
TC7SZ08FU 引腳分配：
為了在 TC7SZ08FU 邏輯的輸出 4 出現(xiàn) PS_PWR_EN_SEQ（PEX 電壓的 EN），需要確保 PS_NVVDD_EN_PROT（引腳 1）
和 PS_NVVDD_PG（引腳 2）信號的存在：
邏輯元件的 PS_NVVDD_PG 信號來自 uP9501P PWM 控制器（PU32003 元件）的引腳 48：
如果 PS_NVVDD_PG 缺失，則不會產(chǎn)生 PEX_VDD 控制器的電源電壓，并且 MEM 電源階段不會開啟（PG 不會從
NB671（PU26 元件）的第 4 路輸出到達。要了解為什么 PS_NVVDD_PG 信號不出現(xiàn)在主 PWM 控制器上，
您需要了解它是如何工作的。應(yīng)特別注意 PG 輸入，因為其中一個輸入上沒有信號只會導(dǎo)致控制器輸出處的 PS_NVVDD_PG 消失。
uP1608P PWM控制器的典型三相連接：
華碩 EX-GT1050Ti-O4G 顯卡上的 Up9501p PWM 控制器引腳分配
ASUS EX-GT1050Ti-O4G 和 STRIX-GTX1050TI-O4G-GAMING 顯卡使用 uPI Semiconductor 制造
的 UP9501PQGK PWM 控制器，采用 VQFN-48 封裝。它的數(shù)據(jù)表未公開，但您可以使用 uP1608P 上的信息，
它在引腳和功能上與 9501 微電路相似：
up9501p 控制器具有以下引腳分配：
引腳 1 - 信號 P_G_PS2_10（PS2，省電模式設(shè)置輸入 2）。該引腳通過一個 120K PGR18 電阻連接到 GND，以設(shè)置相位降低閾值：
引腳 2 - P_G_SS_10（SS，軟啟動） - 通過 0.033UF / 16V 的 PGC9 電容器（位于電路板背面）連接到 GND。設(shè)置軟啟動時間；
引腳 3 - PS_NVVDD_EN（EN，芯片使能）。如果此引腳上的電壓小于 0.4V，則控制器關(guān)閉；
引腳 4 - P_G_DAC_10（DAC 輸出），連接到 PGR22 假人的左側(cè)引腳（懸空）；
引腳 5 - P_G_EAP_10（EAP - 誤差放大器的同相輸入），誤差放大器的同相輸入。通過一個 576 OHM PGR58 電阻，
連接到 UP1815AMA8-B2 芯片（PGU2 元件，電壓 0.8V）的 REFOUT_10（引腳 5）和一個 0.1UF/16V 的 PGC29 阻塞陶瓷電容器：
引腳 6 - P_G_FB_10（Feedback，反饋），將誤差放大器的輸入反相：
引腳 7 - P_G_COMP_10（COMP 補償） - 誤差放大器輸出；
Pin 8 - P_G_CSP_10（CSP），GM放大器電流傳感器的正輸入；
Pin 9 - P_G_R_CSN_10（CSN），GM放大器電流傳感器的負輸入；
Pin 10 - P_G_IMAX_10（Imax指示輸出），通過一個9.53K OHM PGR26電阻連接到GND，用于設(shè)置過流保護級別：
引腳 11 - P_G_OFS_10，通過 31.6K OHM 處的 PGR25 電阻連接到 GND；
引腳 12 - P_G_PS1_10 (PS1)，引腳 1 用于設(shè)置省電模式。通過 PGR27 120K OHM 電阻連接到 GND：
針腳 13 - P_G_ISEN4_10 (ISEN4) - 用于華碩 ROG STRIX GTX 1050 Ti 顯卡的第 4 階段電流傳感器。未用于 GTX 1050 Ti Expedition；
引腳 14 - P_G_ISEN3_10 (ISEN3) - 相 3 的電流傳感器。通過 2.49K PGR41 電阻器將其連接到 PGL3 扼流圈：
引腳 15 - P_G_ISEN2_10 (ISEN2) - 相 2 的電流傳感器。通過 2.49K PGR42 電阻器連接到 PGL2 電感器；
引腳 16 - P_G_ISEN1_10 (ISEN1) - 相位 1 的電流傳感器。通過 2.49K PGR41 電阻器連接到 PGL1 電感器；
引腳 17 - P_G_RT_10 (RT)，用于編程 PWM 頻率的輸出。通過一個 24K PGR35 電阻（位于板子背面）連接到 GND；
引腳 18 - P_G_VCC5_20 (VCC5)，為控制電路提供 5V 電源。通過線性轉(zhuǎn)換器 AS7805ADTR-G1 (PU4) 的 4.7 ohm PGR36 電阻器（位于電路板背面）提供：
引腳 19 - 未使用；
引腳 20 - P_G_FB + _10 (VOUT)，輸出電壓控制。PGR7通過零電阻連接到GP107-400-A1芯片的GPU_NVVDD_Sense管腳；
引腳 21 - P_G_TM_10，溫度監(jiān)控。接一個10K的PTR1 TKS/TSM0B103H3371RZ NTC熱敏電阻（實際板上有一個2.94K的電阻）：
引腳 22 - P_G_VRHOT_10（VR 熱輸出）
引腳 23 - P_G_PWM4_10（第 4 相的 PWM 輸出），在 GTX 1050 Ti Expedition 上未使用；
引腳 24 - P_G_BST3_30 (BOOT3)，第 3 相的 BOOT 信號，連接到 BAT54AW-L (PGD2) 肖特基二極管，該二極管
又通過 2.2 ohm PGR20 電阻器 (P_G_VCC12_20) 連接到 + 12V：
引腳 25 - P_G_HG3_30 (UG3)，上 MOSFET M3054 相 3 (PGQ7) 的柵極控制：
引腳 26 - P_G_PHASE3_30 (PH3)，第三相；
引腳 27 - P_G_LG3_30 (LG3)，下 MOSFET-a M3056 相 3 (PGQ9) 的柵極控制輸出；
引腳 28 - P_G_VCC12_20 (VCC12B)，+12 伏電源：
引腳 29 - P_G_LG2_30 (LG2)，下 MOSFET-a M3056 相 2 (PGQ6) 的柵極控制輸出；
引腳 30 - P_G_PHASE2_30 (PH2) - 第二相；
引腳 31 - P_G_HG2_30 (UG2)，上 MOSFET M3054 相 2 (PGQ4) 的柵極控制；
引腳 32 - P_G_BST2_30 (BOOT2)，第 2 相；
引腳 33 - P_G_VCC12_20 (VCC12A)，+12 伏電源；
引腳 34 - P_G_LG1_30 (LG1)，下 MOSFET M3056 相 1 (PGQ3) 的柵極控制輸出；
引腳 35 - P_G_PHASE1_30 (PH1)，第 1 相；
引腳 36 - P_G_HG1_30 (UG1)，上 MOSFET M3054 相 1 (PGQ1) 的柵極控制；
引腳 37 - P_G_BST1_30 (BOOT1)，第 1 相；
引腳 38-45 - GPIO19_NVAPI_7- GPIO0_NVAPI_0 (VID 7-0)，數(shù)模轉(zhuǎn)換器輸出；
引腳 46 - P_G_FB-_10 (FBRTN)；
Pin 47 - P_G_VRSEL_10（VRSEL），VID表選擇；
引腳 48 - PS_NVVDD_PG (VR_RDY) - 指示 PWM 控制器準備就緒。信號使以下電壓生成階段的操作成為可能
| 
